Systolic Neural Accelerator on FPGA

FlyWire FAFB v783 コネクトームの 256 ニューロン部分回路を Basys 3 ボード上で走らせ、糖受容ニューロンが口吻の運動ニューロンに届けば食べ、ルーミング検出器が巨大繊維に届けば跳ぶ仮想のハエを閉ループで動かす。アクセラレータは SystemVerilog の重み固定型シストリックアレイ、ニューロンは整数の漏れ積分発火。重みは伝達物質の符号 × min(127, シナプス数の 2 倍) をシナプス 2,265 本に当てるだけで個別調整はしない。配置配線後 100 MHz で 4×4 アレイは 1 回の神経更新に 28,937 サイクル、直列 MAC の基準実装は 65,800 サイクル。行動の確認には除去実験の対照がある。各 40 試行で、FlyWire 回路は 35 回食べ 39 回逃げるが、全シナプスを取り除くと 0 回と 29 回になる。UVM 環境と変異テスト 27 件も付く。

公式サイト ↗

#fpga#systemverilog#systolic-array#uvm#ablation-control#flywire